Γλώσσα επαλήθευσης υλικού

αγγλικά : Hardware verification language
γαλλικά :
γερμανικά :

Μια γλώσσα επαλήθευσης υλικού (Hardware Verification Language ή HVL) είναι μια γλώσσα προγραμματισμού που χρησιμοποιείται για την επαλήθευση σχεδιάσεων ηλεκτρονικών κυκλωμάτων που έχουν γραφτεί σε μια γλώσσα περιγραφής υλικού. Οι HVL συνήθως περιλαμβάνουν χαρακτηριστικά γλωσσών προγραμματισμού υψηλού επιπέδου όπως η C++ ή η Java, καθώς και χαρακτηριστικά για εύκολο χειρισμό σε επίπεδο bit όπως αυτά στις HDL. Πολλές HVL μπορούν να παράγουν τυχαία ερεθίσματα με περιορισμούς και περιλαμβάνουν δομές λειτουργικής κάλυψης (functional coverage) που βοηθούν στην επαλήθευση πολύπλοκου υλικού.

Η SystemVerilog, η OpenVera, η e και η SystemC είναι οι πιο δημοφιλείς γλώσσες επαλήθευσης υλικού.[1][2] Η SystemVerilog προσπαθεί να συνδυάσει δομές HDL και HVL σε ένα ενιαίο πρότυπο.
Δείτε επίσης

OpenVera
SystemC
SystemVerilog

Παραπομπές

The ASIC Guy Verification Poll

DVCon Language Poll

Εξωτερικοί σύνδεσμοι

Think Verification: http://www.thinkverification.com/ (Αγγλικά)

Εγκυκλοπαίδεια Πληροφορικής

Κόσμος

Αλφαβητικός κατάλογος

Hellenica World - Scientific Library

Από τη ελληνική Βικιπαίδεια http://el.wikipedia.org . Όλα τα κείμενα είναι διαθέσιμα υπό την GNU Free Documentation License